

# Die formale Validierung einer „Bausteintafel“ delay-insensitiver Grundelemente

TILMAN REINHARDT,\* Universität Erlangen, Elektrotechnik RS (Prof. K. D. Müller-Glaser)

MICHAEL MENDLER,† Universität Erlangen, Informatik VII (Prof. U. Herzog)

TERRY STROUP,‡ Labor für Grundlagen der Informatik, University of Edinburgh, UK

*Beschreibungen der Bausteine in einer CAD-Bibliothek müssen erhöhte Forderungen an ihre Korrektheit erfüllen. Dies bietet Anlaß zum praktischen Einsatz — mit Rechnerunterstützung — mathematischer Theorien der Validierung.*

## Problemstellung

Um die Validierung von Schaltkreisentwürfen zu unterstützen, enthalten CAD-Bibliotheken ausführliche Spezifikationsdaten für die Grundbausteine, die sie bereitstellen. Doch wirft die rechnerunterstützte Validierung von *Gesamtentwürfen* wiederum technische, dem Wesen nach mathematische Fragen zur Validierung des gewählten Satzes von *Fundamentalbausteinen* auf:

**Konsistenz** Sind die Beschreibungen der Einzelbausteine in sich konsistent, erfüllt also die Verhaltensbeschreibung jedes Bausteins seine Funktionsbeschreibung?

**Vollständigkeit** Beschreibt die Spezifikation jedes Bausteins sein Verhalten bezüglich formaler, mathematischer Maßstäbe auch vollständig?

**Kohärenz** Decken die Grundbausteine wirklich alle primitiven logischen Funktionen des Schaltkreisentwurfs, und zwar ohne Redundanz, ab?

Ein Satz von Grundbausteinen, der diese Anforderungen erfüllt, weist eine innere Systematik auf, die über die Eigenschaften der Einzelbausteine hinausgeht. Ein so zusammenhängendes Gefüge von Elementen nennen wir deswegen eine *Bausteintafel*. Ein bisher ungelöstes Problem ist, ob die Kernbausteine von CAD-Bibliotheken konsistent, vollständig und kohärent sind, ob sie also in diesem Sinne eine Bausteintafel enthalten.

## Eine Bausteintafel für asynchrone Schaltungen

*Delay-insensitiv* sind diejenigen Schaltungen, deren Gatter und Leitungen beliebige aber endliche Verzögerungszeiten besitzen dürfen, ohne die korrekte Funktion des Schaltkreises zu beeinträchtigen [1]. Delay-insensitive Schaltungen übertragen Daten asynchron zwischen ihren Modulen mit Hilfe von *Handshake-Protokollen*, die den Ablauf der Interaktion regeln. Wenn wir die Flanken in einem solchen Protokoll als *Ereignisse* betrachten, lassen sich die zeitlichen Verschränkungen der Handshake-Ereignisse, die das Protokoll tatsächlich zuläßt, in verschiedenen Kalkülen formalisieren.

Zwei günstige Kalküle sind der Prozeßkalkül CCS (Calculus of Communicating Systems), eine Art Automatenbeschreibung, die eine asynchrone Zusammenschaltung der Einzelmaschinen zuläßt, und die temporale Logik HML (Hennessy-Milner Logic), eine Art


\* gemeinsame Zuschrift: Dienstagsclub, Informatik VII, Martensstr. 3, 8520 Erlangen.

† Teilweise durch ein Stipendium der Stevenson Foundation sowie durch die DFG, SFB 182, gefördert.

‡ Teilweise durch den britischen SERC, Projekt GR/F 38808, sowie durch die DFG, SFB 182, gefördert.

Spezifikationslogik, die das R asonieren  ber komplexe zeitliche Verh altnisse gestattet [2]. Mit CCS l a t sich das Verhalten und mit HML l a t sich die gew unschte abstrakte Funktion einzelner Bausteine beschreiben. Da die zwei Formalismen miteinander vertr aglich sind, kann man dann nachweisen, falls es auch stimmt, da  der mit CCS beschriebener Baustein die mit HML beschriebener Funktion erf ullt. Diese formale Validierung, oder *Verifikation*, l a t sich aufgrund der guten mathematischen Eigenschaften der beteiligten Kalk ule am Rechner durchf hren [3]. Auch weitere Eigenschaften, wie die Vollst andigkeit der Beschreibung nach kanonischen Kriterien, lassen sich am Rechner verifizieren.

Eine Bausteintafel konstruieren wir f ur den delay-insensitiven Schaltungsentwurf, indem wir die Bausteine jeweils in CCS und HML beschreiben und die Korrektheit und Vollst andigkeit nachweisen [4]. Die acht Bausteine bilden aber auch ein koh arentes Gef uge, denn sie entstehen alle durch drei Arten von systematischen Verwandlungen aus einem einzigen Merge-Element (siehe Bild).



Das Ausgangsproblem, einen formal validierten Satz von Grundbausteinen aufzustellen, ist durch diese Untersuchungen teilweise gel ost worden. Die nicht-trivialen Fragen nach Konsistenz und Vollst andigkeit konnten — mit wesentlicher Unterst utzung des Rechners — bejaht werden. Doch stehen weitere Untersuchungen an. Die rein formale Wahl der Grundelemente und die Gestalt ihrer Beschreibungen m ussen sich in einer realistischen Entwurfspraxis, eventuell unter Erg anzung um weitere, aus jenen zusammengesetzten Elementen bew ahren. Und die systematische Ableitung aller weiteren Elemente aus dem Merge-Element mu  selber formalisiert werden, damit formale Verh altnisse einzelner Bausteine zueinander verifiziert werden k onnen. Eine einfache formale Frage w re z.B., ob zun achst Verfeinern dann Invertieren stets das gleiche Ergebnis wie umgekehrt liefert. Eine eventuell weitreichende praktische Frage w re, wie man solche Transformationen bei der Validierung von Gesamtentw urfen ausnutzen k onnte.

- [1] M. Rem. The nature of delay-insensitive computing. In *BCS Workshops in Computing, IV Higher Order Workshop*. Springer, 1991.
- [2] Robin Milner. *Communication and Concurrency*. Prentice Hall, 1989.
- [3] R. Cleaveland et al. The Concurrency Workbench: A Semantics Based Tool for the Verification of Concurrent Systems. Report ECS-LFCS-89-83, University of Edinburgh, 1989.
- [4] T. Reinhardt et al. Konsistenz, Koh arenz und Vollst andigkeit einer Bausteintafel delay-insensitiver Grundelemente. Interner Bericht, Informatik VII, Universit at Erlangen, 1992.